高清在线观看中文少妇_大陆精大陆国产国语对话_国产 日韩 欧美 白丝_一个人免费观看黄色视频_乌克兰性猛交ⅩXXX乱大交_在线观看成黄色网站_无人区乱码卡一卡二卡电影波多野结衣av_亚洲欧美日韩精品久久首页_国产又紧又黄又爽的视频_精品成人免费自拍视频

西南西北銷售

華北東北銷售

華南華中銷售

華東銷售

境外銷售WhatApp

在線客服
網(wǎng)站導(dǎo)航

微波芯片共晶焊接技術(shù)研究

2022-04-18 11:26:26 知識庫 4937

轉(zhuǎn)自高可靠電子裝聯(lián)技術(shù)

陳帥,趙志平

 

摘要:利用共晶爐,采用Au80Sn20共晶焊片對GaAs微波芯片與MoCu載體進(jìn)行了共晶焊接。利用推拉力測試儀、X射線衍射儀對焊接樣品的焊接強(qiáng)度和孔洞率進(jìn)行了測試。采用正交試驗法分析了焊料尺寸、焊接壓力及溫度曲線等工藝參數(shù)對共晶焊接的影響。研究發(fā)現(xiàn):各因素影響主次順序為焊接壓力、焊接曲線、焊片大小;當(dāng)焊料尺寸為70%,焊接壓力為0.001 N/mm2,選用優(yōu)化的溫度曲線時,共晶焊接效果最優(yōu),孔洞率小于1%,剪切強(qiáng)度大于50 N,滿足GJB 548B的要求。

關(guān)鍵詞:微波芯片;Au80Sn20焊片;共晶焊接

 

在微波、毫米波通訊領(lǐng)域內(nèi),由于砷化鎵微波芯片具有功率密度高、體積小、帶寬廣和一致性好等多方面的優(yōu)點,在微波多功能微波組件中具有至關(guān)重要的作用,是微波多芯片組件中的核心元器件。但是由于砷化鎵芯片其基體材料極脆,熱導(dǎo)率為0.46 W/(cm?℃),散熱性差,該芯片在工作中發(fā)熱量大。為了將熱量快速散發(fā)出去,同時防止在工作時芯片開裂,需要將芯片裝配到熱匹配的散熱載體上。MoCu載體具有膨脹系數(shù)較低以及熱導(dǎo)率較高的優(yōu)點,是一種優(yōu)異的電子封裝材料,其熱膨脹系數(shù)為6.12×10-6/K,與GaAs具有良好的熱匹配性(GaAs熱膨脹系數(shù)為6.4×10-6/K),其成本低,使用靈活,在行業(yè)內(nèi)多用MoCu作為散熱載體來裝配砷化鎵微波芯片。另外,將功放芯片裝配到合適厚度的MoCu載體上,此時芯片與基板高度相同,進(jìn)行金絲鍵合等電互聯(lián)時操作方便,并且微波特性良好,可靠性高。

 

將芯片裝配至散熱載體上時,通常的工藝方法有兩種,一種是采用導(dǎo)電膠粘接,另一種是采用共晶焊料進(jìn)行共晶焊接[1]。對于使用頻率較高、功率較大的芯片,在裝配時需要著重考慮。如果采用導(dǎo)電膠裝配方式,因為導(dǎo)電膠是環(huán)氧樹脂與金屬顆粒的混合物,它具有電阻率較大、導(dǎo)熱系數(shù)較小等缺點,在裝配時會具有器件損耗大、管芯熱阻大、結(jié)溫高的不利因素,在組件的使用過程中將會影響功率輸出和可靠性。共晶焊接裝配方式具有連接電阻小、焊接強(qiáng)度高、傳熱效率高、散熱均勻和工藝一致性好等多種優(yōu)點,與導(dǎo)電膠粘接方式相比,在高頻率大功率器件以及對散熱要求很高的器件的安裝過程中,共晶焊接具有很大的優(yōu)勢[2-7]。

 

最近幾年,隨著科技的進(jìn)步以及工藝技術(shù)的發(fā)展,共晶焊技術(shù)在混合集成電路中的應(yīng)用越來越廣泛。本文針對功率芯片到散熱載體共晶焊接對可靠性要求極高的工藝需求,采用正交試驗法對共晶焊接質(zhì)量有影響的幾個工藝參數(shù)(焊料尺寸、焊接壓力、溫度曲線)進(jìn)行了研究,并在試驗的基礎(chǔ)上對各個參數(shù)進(jìn)行了二次優(yōu)化,以滿足高可靠砷化鎵微波芯片共晶焊工藝的工程化應(yīng)用需求。

 

1試驗:

1.1試驗原理

共晶焊接又被稱為低熔點焊接,它是指在相對較低的溫度下共晶焊料與母材發(fā)生共晶熔合的現(xiàn)象。在共晶焊接的過程中,一般需要通入保護(hù)氣氛,然后加熱到共晶溫度,此時共晶焊料熔融,與此同時芯片以及載體表面的合金鍍層會有少量擴(kuò)散至到熔融的焊料內(nèi)部,冷卻后芯片以及載體表面會與合金焊料之間形成原子級的結(jié)合,從而完成芯片與載體間的焊接。共晶焊料通常是由兩種或者兩種以上的金屬組成的合金,它的熔點遠(yuǎn)低于合金中任意一種金屬的熔點。共晶焊料的溶化溫度稱為共晶溫度,在共晶焊料中,各元素比例不同,共晶溫度也不同。

 

在共晶焊接過程中,工藝參數(shù)對焊接質(zhì)量有重要影響,其中焊片大小對焊料浸潤性和溢出量有顯著影響。腔體真空度和氛圍決定了表面氧化程度。焊接溫度曲線決定了焊接質(zhì)量。焊接壓力決定了焊料溢出量,影響焊接空洞率,參數(shù)的控制不當(dāng)將有可能導(dǎo)致芯片開裂、孔洞率過高等問題,導(dǎo)致共晶失敗。

 

共晶焊接載體與芯片的示意圖如圖1所示,其中由上到下分別為砷化鎵芯片、焊片、載體。為了滿足焊接需要,芯片背面為鍍金的金屬化層,焊片選用厚度為35 μm的Au80Sn20焊片,采用激光切割設(shè)備將焊片加工至合適的形狀與大小。焊片主要參數(shù)見表1。散熱載體為鉬銅,厚度為0.2 mm,表面鍍金。試驗用真空/可控氣氛共晶爐為中電2所GJL-2023共晶爐。

1.2 試驗方法

在各類的科學(xué)研究中,正交試驗設(shè)計是一種應(yīng)用非常廣泛的試驗手段,它的特點是對于受多個參數(shù)影響的實驗,可以不進(jìn)行枚舉實驗,通過分析,采用部分試驗替代全面試驗,同時不會對實驗結(jié)論產(chǎn)生明顯偏差,通過少量的試驗即可得到相對準(zhǔn)確的結(jié)論。利用正交試驗法,可以減少試驗次數(shù),對試驗結(jié)果進(jìn)行科學(xué)的分析,即能得到相對可靠的結(jié)論。選取對共晶焊接有影響的三個關(guān)鍵工藝參數(shù)(焊片大小、溫度曲線、焊接壓力)作為試驗的3個因素。對于每個因素分別選取3個水平,其中溫度曲線按焊接溫度的高低依次記為1、2、3,各曲線如圖2所示。焊片面積分別選取芯片面積的70%、80%、90%。焊接壓力分別選取0 N/mm2、0.000 5 N/mm2、0.002 0 N/mm2,采用L(34)表格設(shè)計實驗,正交試驗設(shè)計表格見表2。

采用L 9(34)表進(jìn)行試驗設(shè)計,只需要通過9次試驗即可得出可靠結(jié)果。利用X射線衍射儀、推拉力測試儀以及光學(xué)顯微鏡對樣品的空洞率、剪切強(qiáng)度以及外觀形貌分別進(jìn)行檢測。焊接空洞率采用X射線衍射儀基于GJB 548B—2005《微電子器件試驗方法和程序》中方法2012.1“X射線照相”的規(guī)定進(jìn)行測試,空洞率越低表示釬透率越高,樣品的可靠性越高。芯片剪切力根據(jù)GJB 548B—2005中方法2019.2 “芯片剪切強(qiáng)度”的規(guī)定進(jìn)行測試,測試設(shè)備為Dage 4000型多功能拉力測試儀,采用50 N的推頭進(jìn)行測試,剪切強(qiáng)度越大器件可靠性相對越高。采用光學(xué)顯微鏡對樣品形貌進(jìn)行檢測。


2 結(jié)果與分析

2.1 孔洞率測試結(jié)果 

采用L 9(34)表進(jìn)行試驗的9個樣品X射線照片如圖3所示,采用極差分析法對樣品空洞率進(jìn)行分析,極差是考察因素在不同水平下,最大指標(biāo)與最小指標(biāo)之差,為正交實驗結(jié)果分析的常用方法。極差的大小反映了考察因素的影響大小,極差大意味著考察因素的變化對實驗結(jié)果影響顯著,為影響實驗結(jié)果的主要因素,反之則為次要因素。通過計算出各因素的極差,確定出各因素的主次順序,對實驗數(shù)據(jù)進(jìn)行分析,在試驗范圍內(nèi)找出最優(yōu)水平和最優(yōu)組合。樣品的X照片如圖3所示,采用網(wǎng)格法對X射線照片進(jìn)行統(tǒng)計計算,得到樣品焊接空洞率的具體數(shù)值,將數(shù)值填入到表3中,對結(jié)果進(jìn)行統(tǒng)計。

由表3可以看出,當(dāng)焊片大小為90%、焊接曲線為1、焊接壓力為0.002 0 N/mm2時,樣品孔洞率最低。影響焊接孔洞率的因素主次順序為C(焊接壓力)>B(焊接曲線)>A(焊片大小)。焊接壓力是影響焊接空洞率的最重要的原因,要保證低的空洞率,必須提供一定的焊接壓力,焊接壓力為0.002 0 N/mm2的樣品空洞率都達(dá)到了很低的水平,但是該壓力過大,在焊接過程中,過大的壓力將焊料大量擠出,樣品邊緣焊料堆積嚴(yán)重,同時由分析可以看出,焊片大小對樣品空洞率影響很低,但是焊片尺寸過大,焊料的溢出量則過大,焊料堆積則更加嚴(yán)重。因此,有必要減小焊片大小,適當(dāng)減小焊接壓力,在不影響樣品空洞率的情況下盡量減小焊料堆積。選擇焊片大小70%、焊接曲線為1、焊接壓力0.001 0 N/mm2進(jìn)行焊接實驗。實驗結(jié)果如圖4所示,對X衍射照片進(jìn)行統(tǒng)計計算,得出空洞率為0.9%,在光學(xué)顯微鏡下觀測,樣品邊緣有焊料溢出,但沒有出現(xiàn)焊料堆積現(xiàn)象。

2.2剪切強(qiáng)度測試結(jié)果

利用推拉力測試儀對試驗的9個樣品剪切強(qiáng)度進(jìn)行測試,測試結(jié)果見表4。由于Dage400只配備了50 N的推頭,量程為50 N,所有樣品均未出現(xiàn)脫離,可得知所有樣品剪切強(qiáng)度大于50 N,滿足GJB548B的要求。

 

2.3外觀目檢結(jié)果

在50倍顯微鏡下對所有樣品進(jìn)行外觀目檢,照片如圖5所示。芯片共晶焊接要求芯大于3/4以上有焊料溢出,芯片與載體結(jié)合處有圓角過度并且釬料沒有漫流現(xiàn)象。由圖5可以看出,樣品1、6、8中芯片側(cè)邊完全沒有焊料溢出。樣品2、4、9中芯片側(cè)邊有少量焊料溢出,但是不滿足三面溢出。樣品3、5、7中芯片三面均有焊料溢出,但是邊緣出現(xiàn)焊料堆積。選用優(yōu)化參數(shù)焊接的樣品10中芯片三面均有焊料溢出,焊料鋪展,沒有出現(xiàn)堆積,滿足要求。 

表4 芯片剪切強(qiáng)度測試

3結(jié)論 

通過在MoCu載體表面進(jìn)行芯片共晶焊接研究,得到以下結(jié)論:1)對焊接質(zhì)量產(chǎn)生影響的幾個因素其主次順序為:焊接壓力、焊接曲線、焊片大小;2)優(yōu)化后的焊接工藝參數(shù)為:焊片大小為70%,焊接溫度為320 ℃,焊接時間30 s,焊接壓力為0.001 0 N/mm2;3)通過該項研究,改善了芯片焊接質(zhì)量,空洞率小于1%,剪切強(qiáng)度大于50 N,兩項指標(biāo)均達(dá)到GJB548B-2005的要求,能夠滿足工程化應(yīng)用。

 

參考文獻(xiàn)

[1]龐婷,王輝.真空共晶焊接技術(shù)研究[ J ].電子工藝技術(shù),2017,38(1):8-11.

[2]李孝軒,胡永芳,禹勝林,.微波GaAs功率芯片的低空洞率真空焊接技術(shù)研究[J].電子與封裝,2008,8(6):17-20.

[3]李孝軒.微波多芯片組件微組裝關(guān)鍵技術(shù)及其應(yīng)用研究[D].南京:南京理工大學(xué),2009.

[4]巫建華.薄膜基板芯片共晶焊技術(shù)研究[J].電子與封裝,2012,12(6):4-8.

[5]姬峰,王興茂.微波功率芯片真空共晶工藝研究[J].制造技術(shù)研究,2014,8(4):15-18.

[6]羅頭平,寇亞男,崔洪波.微波功率芯片真空焊接工藝研究[J].電子工藝技術(shù),2015,36(4):225-227.

[7]胡永芳,李孝軒,禹勝林.基于Au基共晶焊料的焊接技術(shù)及其應(yīng)用[J].電焊機(jī),2008,38(9):57-60.

 

免責(zé)申明:本文內(nèi)容來源高可靠電子裝聯(lián)技術(shù)(陳帥、趙志平),文字、素材、圖片版權(quán)等內(nèi)容屬于原作者,本站轉(zhuǎn)載內(nèi)容僅供大家分享學(xué)習(xí)。如果侵害了原著作人的合法權(quán)益,請及時與我們,我們會安排刪除相關(guān)內(nèi)容。

 

關(guān)鍵詞:先藝電子、XianYi、先藝、金錫焊片、Au80Sn20焊片、Solder Preform、芯片封裝焊片供應(yīng)商、芯片封裝焊片生產(chǎn)廠家、低溫共晶焊料、Eutectic Solder、光伏焊帶、太陽能焊帶、銀釬料、銀基釬料、助焊膏、高溫助焊劑、共晶助焊膏、高溫焊錫膏、paste flux、flux paste、氣密性金屬封裝、氣密性封焊、共晶鍵合、激光器巴條封裝、覆膜預(yù)成形焊片、熱沉、heatsink、光電子器件封裝、MEMS器件封裝、預(yù)成型錫片、納米銀、微納連接技術(shù)、AuSn Alloy、flux coating solder、TO-CAN封裝、低溫焊錫膏、噴印錫膏、銀焊膏、銀膠、銀漿、燒結(jié)銀、低溫銀膠、銀燒結(jié)、silver sinter paste、金錫襯底、金錫焊料封裝、芯片到玻璃基板貼片 (COG)、銦焊料封裝、共晶焊、金錫燒結(jié)、金錫共晶燒結(jié)、金錫薄膜、金錫合金薄膜、合金焊料、金錫焊料、SMT錫片、Au50Cu50焊片、Au80Cu20焊片、Au焊片、Au88Ge12焊片、Au99Sb1焊片、Sn焊片、激光巴條金錫共晶焊、激光巴條焊接材料、背金錫、預(yù)置金錫蓋板、貼膜包裝焊片、金錫薄膜熱沉、SMT用預(yù)成形焊片、載帶式預(yù)成形焊片、IGBT大功率器件封裝、錫銀焊料片、錫銻焊料片、中高溫焊片、異形焊料片、IGBT焊料片、先藝、焊錫片、金錫焊膏、納米銀錫膏、微組裝焊料、金錫凸點、金錫bump、激光巴條共晶、Au80Sn20、AuSn Solder、晶振金錫封蓋、電鍍金錫、共晶貼片、銦鉛焊片、銦鉛合金、錫鉍焊片、錫鉍焊料、金錫薄膜電路